

Chips mit Grips

Prozessoren: C/C++-Logik blitzschnell durchsetzen

Ein neuartiger Mikroprozessor mit eingebettetem FPGA programmiert sich automatisch in reinem C/C++ und sorgt so für einen bis dato unerreichten Logik- und Rechendurchsatz. Nutzwert für den Entwickler: Flexibilität und simples Programmieren, auch bei extrem rechenintensiven Aufgaben.

Radikaler Richtungswechsel! Den hat der Chief Technical Officer des kalifornischen Mikroprozessoren-Marktführers bei einem von ihm selbst veranstalteten Intel-Entwicklerforum unlängst gefordert – für Mikroprozessoren wohlgermerkt. Im Feld dringend benötigt, deutet Pat Gelsinger wohl in Richtung seines Arbeitgebers an, würden skalierbare und anpassungsfähigen Architekturen. Der Mann hat recht, denn auch deutsche Entwickler stehen in Bereichen wie Telekommunikation, Multimedia, Verteidigungs- oder Medizinelektronik vor immer logik-

und rechenintensiveren Aufgaben. Ein gangbarer Lösungsansatz stammt indes nicht von Intel, sondern vom Newcomer Stretch aus dem kalifornischen Mountain View: „Wir können einen architektonisch völlig neuartigen Typus bereits bemustern“, verspricht deren Chief Executive Officer Gary Banta: „Unser Ansatz heißt S5000, es handelt sich um einen per Software und zwar in C/C++ konfigurierbaren Mikroprozessor.“

Dieser etwas mysteriös klingende Ansatz ist allerdings nicht so neu, wie die deutsche Fachpresse jubiliert, er wurde bereits in den frühen 70er Jahren des vergangenen Jahrhunderts auf Silizium geätzt. Damals hat das Intel-Marketing ihre General Purpose Mikroprozessors vom Typus 4004ff mit deren fixierten Befehlssatz gegen etwa von National Semiconductor als IMP-System angebotene mikroprogrammierbare Versionen am Markt durchgesetzt. Die seither offenbar vergessene Lehre: Ein auf die Applikation hin dedizierter Befehlssatz zwingt Speichereffektivität und Logikdurchsatz ins Gerät.

Gefragt sind Logikdurchsatz und Speichereffektivität

Stretch-Chief Bantas Chefentwickler hat seine Spuren bei der kalifornischen Tensilica verdient. Von Stretch lizenziert wurde der dort entwickelte Prozessorkern Xtensa samt den zugehörigen Tensilica Instruction Extensions namens TIE wie Krawatte. Xtensa ist ein 32-bit-Risc-Typus mit 32-bit-Gleitkommaeinheit, die für Risc-Puristen und Very-Long-Instruction-Word-Fans gleichermaßen nicht akzeptierbaren 16- und 24-bit-Befehlen arbeiten. Gleichwohl erreicht eine mit 300 Megahertz getaktete Xtensa-Maschine in dem auf die Telekommunikation bezogenen Telemark-Test von den amerikanischen EEMBC Certification Labs in etwa die Benchmark eines mit 250 Megahertz getakteten IBM-Power-PC-405 oder NEC-VR5000. Siehe unter www.eembc.org. Der Stretch-Trick steckt demnach in der Art, den Schlips zu binden. Dafür befindet sich ein am Ein- und Ausgang 128 Bits breites frei programmierbares Gatterarray im Datenpfad des Prozessors, dessen Logikdichte Banta mit etwa 500.000 Gatteräquivalenten vergleicht.


Dieses gleichsam als Koprozessor wirkende Gatterbett muss natürlich programmiert werden und wer nicht weiß, was er reinschreiben soll, der darf sich getrost einen mit 130-Nanometerstrukturen gefertigten Xtensa oder einen IBM-PC406/250 Megahertz beziehungsweise NEC-VR5000/250 Megahertz kaufen, denn so würde der Telemark ja bei den von EEMBC ermittelten 4,6 Punkten enden. „Ein solcher Kauf ist völlig falsch“, ärgert sich Banta über die vorwitzige Idee: „Denn zu unseren Mikroprozessoren gehört ein Entwicklungswerkzeug, das die Logikeinheit in reinem C/C++ automatisch konfiguriert und optimiert.“ Bei dem Werkzeug von Stretch handelt es sich in erster Näherung



Foto digidias

um einen C-Compiler/Profiler, der ein in C/C++ geschriebenes Programm nicht nur für den Xtensa-Kern umsetzt, sondern den Applikationscode anschließend per Profiling nach so genannten Hotspots durchsucht. Hotspots sind öfter verwendete Programmteile, etwa häufig zu durchlaufende Programmschleifen. „Aus solchen Teilen bildet unser Werkzeug neue C/C++-Befehle und schreibt diese dann in die ISEF“, erklärt Banta. Seine ISEF übersetzt sich als Instruction Set Extension Fabric, es handelt sich um die neuartige Stretch-Version der Tensilica-Krawatte, also um das programmierbare Gatterbett, das solche Instruktionen gemeinsam mit dem Xtensa-Kern exekutieren kann.

Banta verspricht, dass die neu geschaffenen, sehr mächtigen C/C++-Instruktionen für den Anwender quasi unsichtbar sind und nur als aufrufbare C-Funktionen in Erscheinung treten werden. Demnach verbindet die Prozessorreihe S5000 von Stretch das Beste aus zwei Welten: Die einfache Entwicklungsmethodik von Risc-Standardmikroprozessoren und Digitalen Signalprozessoren mit der Parallelität und Flexibilität von im Feld programmierbaren Gate Arrays. Gelingen ist dieser Streich durch die komplette Einbettung der programmierbaren Logik in die Prozessorarchitektur, die nun wie ein in C/C++ geschriebenes



Die Stretch-Maschine beinhaltet einen Xtensa, die ebenfalls lizenzierten Tensilica Instruction Extensions schleust ein programmierbarer Logikarray massiv parallel durch.

Mikroprogramm wirkt und die applikationsspezifisch ermittelten C-Befehle durch die Parallelität des Arrays vergleichsweise blitzschnell abarbeitet: Die mit 4,6 Punkten als Xtensa-Wert bereits erwähnte Telemark-Benchmark von EEMBC wurde mit einem 130-Nanometer-S5000 out of the Box, also ohne Profiling erzielt. Mit Profiling, also mit zugeschalteter ISEF erreicht der selbe Chip mit gleichem Testprogramm stolze 877 Punkte und liegt damit deutlich vor den derzeitigen Spitzenleistern Fath-Math/Zwei Gigahertz von Intrinsity sowie C6416/750 Megahertz von Texas Instruments.

„Seit Einführung unserer per Software konfigurierbaren Prozessorfamilie S5000 müssen die Entwickler von Embedded Systems keine Kompromisse mehr in Sachen Performance, Entwicklungszeit und Systemkosten machen“, freut sich Stretch-CEO Gary Banta: „Unsere Prozessoren konfigurieren sich automatisch in reinem C/C++ und bieten so programmiert einen vorher unerreichten Logik- und Rechendurchsatz, wobei sich durch die



Bietet in Sachen Mikroprozessoren von Marktführer geforderten radikalen anpassungsfähigen Richtungswechsel: Gary Banta von Stretch im kalifornischen Mountain View.

einfache und zügige Entwicklungsmethodik Kosten einsparen und nicht zuletzt auch ganz flexibel verschiedene Märkte und sich ändernde Anwendungsanforderungen ansprechen lassen.“

Für diese gibt es drei Chips, die sich mit unterschiedlichen Ausstattungen und Ein-und-Ausgabeoptionen an die speziellen Anforderungen der unterschiedlichen Märkte anpassen lassen:

- S5610 eignet sich für die Bereiche Telekommunikation, Netzwerke, Verteidigung und Sicherheit und ist ab Juli 2004 für etwa 100,- Dollar verfügbar – bei einer Abnahmemenge von 10.000 Einheiten.
- S5500 eignet sich für die Bereiche Medizintechnik, Instrumente, Bürotechnik und professionelle Videoanwendungen und ist ab September 2004 für etwa 70,- Dollar verfügbar – bei einer Abnahmemenge von 10.000 Einheiten.
- S5400 eignet sich für die Bereiche Consumer-Elektronik, Multimedia und Wireless und ist ab November 2004 für etwa 35,- Dollar verfügbar – ebenfalls bei einer Abnahmemenge von 10.000 Einheiten.

Zur jeweiligen Lösung gehört ein Komplettpaket mit Entwicklungstools, Runtime-Support und umfangreicher Dokumentation. Die grafische Entwicklungsumgebung IDE enthält den C-Compiler, einen Befehlssatzsimulator, einen Profiler und einen Debugger, sodass Entwickler ihre Anwendungen zügig portieren, profilieren, beschleunigen und optimieren können. Eine Einzelplatzlizenz kostet etwa 900,- Dollar, Bestandteile des Runtime-Supports sind Stretch-Bios, ein Toolkit mit Runtimecode, sowie MontaVista-Linux für Embedded-Echtzeit-Linux-Systems. (hn)

Als unter anderem für die D-A-CH-Region zuständiger Stretch-Repräsentant wirkt das Grasbrunner Unternehmen:

Broadband Technology 2000

Tel. (+49 89) 45 46 24 28

gaepel@broadband-technology.de

Befehlsweiterungen automatisiert

Superlink www.elektronikjournal.com

„Stretch ist ein 2002 gegründeter kalifornischer Startup, der einen mikroprogrammierbaren Prozessor aus der Taufe gehoben hat, wobei ein Standard-Riscprozessor mit Gleitkommaeinheit mit einem internen FPGA so kombiniert wurden, dass die Maschine vom Compiler/Profiler ermittelte C/C++-Befehle massiv parallel durchschleusen kann. Die Entwicklungsumgebung sowie erstes Seriensilizium sind verfügbar.“

Wolf-Rüdiger Gäpel ist Sales Manager Strategic Accounts beim Stretch-Repräsentanten Broadband Technology 2000 in Grasbrunn bei München.

